艾兹格离开莫里斯教授的住处后，先去理发刮胡子，然后回到家，在婕拉的数落声中洗了个澡。
然后，用类似于汽车发动机的做功方式，成功阻断了婕拉的不满的抱怨。
做功结束休息俩人了一会儿，婕拉挽着换了身干净衣服的艾兹格出门。
先去了照相馆，又买了咖啡和披萨，结伴到了莫里斯教授家……
跟艾兹格之前离开时一样，小院儿的栅栏门半开着，房门只是带上，屋里静悄悄的……
向书房里看……曲卓在闷头写着什么，莫里斯教授在一旁的椅子上专心看东西。
见二人都专心致志的，艾兹格示意婕拉不要出声打扰。走进书房先看了眼曲卓……在写代码……是浮点运算的指令集……
又扫了眼莫里斯教授手里……也是指令集……每一条都是32位定长编码。
一头雾水……
艾兹格拿起应该是莫里斯教授看过后放在一旁的图纸……
虽然都是没有细节设计的简图，但艾兹格很容易就分辨出，这是一种新的处理器设计……不！不对……这应该是一种全新思路的处理器架构！？
联想到曲卓正在写的和莫里斯教授正在看的，都是32位定长编码，艾兹格隐隐有了猜测……
婕拉看着书房里一个闷头写写画画，两个对着图纸一言不发的科学怪人，无奈的叹了口气。
四下看了看，正犹豫着回住处，还是等的时候，艾兹格拿着图纸走到书房门口，严肃的交代：“婕拉，待在这里，不要让任何人打扰我们。”
“OK~”婕拉有点被丈夫严肃的神情吓到了，下意识答应。
醒过神后正要发问，艾兹格已经关上了书房门……
曲卓确实拿出了一种全新的处理器架构。
一种仅包含47条基础指令，拥有编码空间预留，强制性基础与可选扩展分离，指令集可以实现模块化拓展的全新架构。
其实不需要看图纸和指令集，只看曲卓给这套“新架构”起的名字，就能够清楚的了解其特性——Reduced Instruction Set Computer（精简指令集计算机）。
精简指令集并不是新鲜东西，74年IBM研究中心的科学家John Cocke就提出了这一概念。
如果没什么意外的话，加州大学伯克利分校团队会在81年首次工程实现。
分别在81年和83年搞出了处理器验证原型RISC-I和RISC-II，随后是84年和88年推出了比较成熟的RISC-Ⅲ和RISC-Ⅳ。
后面主要应用于科学计算和数据中心等大型系统的SPARC架构，主要应用于网络设备、嵌入式系统和消费电子的MIPS架构，还有主要应用于移动设备、低功耗场景和服务器领域的ARM架构，都是RISC架构的延伸……
曲卓知道最早的RISC架构，是伯克利分校在八十年代初搞出来的，但不记得具体是哪一年。
正好RISC架构比X86架构更适合做算力集群，干脆直接拿出来。省的磨里磨叽，再被伯克利占了便宜。
顺手搞了个1.5微米制程，用四点五万枚晶体管堆出20MHz主频，配有一个1个64位标量浮点处理单元。一个支持4路32位浮点并行计算的，128位SIMD单元向量扩展的原型设计。
连名字都起好了RISC79……
莫里斯教授和艾兹格直接被砸懵了，花了几个小时的时间将图纸和指令集大致吃透，不约而同的通过纸面计算，验证起这套方案的可行性。
俩人开始忙活的时候，曲卓依旧没闲着，三个人围着一张书桌各忙各的，不知不觉天就黑了。
等莫里斯教授和艾兹格根据计算和经验，反复验证后确定了设计的可行性，正想讨论了一下，发现曲卓又画出了几张图。
拿过来一看……是一份算力单元设计图。
每个单元由八张主板组成，以160MB每秒带宽的铜缆总线并联在一起。
每张主板上有4片处理器，8KB指令缓存加8KB数据缓存，配有128K乘2乘4组，共计一兆内存。
八张板并联，共计32个计算节，8MB DRAM。
联机浮点运算，理论峰值算力能达到128 MFLOPS（每秒1.28亿次）？！
眼下老美的最强超算Cray-1，也不过能达到160 MFLOPS。
如果进行向量计算32个4路32位浮点并行计算，理论速度可以达到512 MOPS。
Cray-1只有357 MOPS。
关键一个算力单元，不论体量、功耗还是结构复杂度，都比Cray-1小太多啦。
莫里斯教授和艾兹格对制造成本没有太明确的概念，但凭感觉判断，比Cray-1低的不是一星半点。
关键一个算力单元的理论功率才8千瓦，算上两百瓦的水循环散热，也不过八千两百瓦。
这章没有结束，请点击下一页继续阅读！